国防科技大学1999年计算机原理与系统结构考研试

来源：时间：2007-06-06 14:41:51

国防科技大学研究生院1999年硕士生入学考试
计算机原理与系统结构试题
注意：1．统考生做一、二、三、四、五题
2．单独考生做一、二、三、四、六题
3．不用抄题，答案必须写在配发的答题纸上
一．解释下列名词、术语的含义（每个2分，共20分）
1.微指令周期 2.　形式地址 3. 机器负数 4. 字节多路通道 5. 脉冲拥挤效应
6. 指令系统的规整性 7. TLB 8. 定向 9. 相关 10. Cache块冲突
二．填空（每空1分，共20分）
（第1——5小题必做，在第6——12小题中，或做第6——9小题，或做第8——12小题）
1．一般划分计算机发展时代是以（　　　　　）作为标志。
2．确定计算机指令系统应满足的基本要求是（）、（）、（）。
3．计算机中常用的舍入方法有（）和（）。
4．将代数表达式（A－B）/ C －（D E）/ F转换成逆波兰式（　　　　　）。
5．光盘存储器按存取方式可分为（　　）、（）和（）三类光盘。
6．当代计算机体系结构的基本概念主要包含（　　）、（）和（）三方面的内容。
7．在指令集结构设计中，表示寻址方式有两种方法，一种是（　　　），另一种是（　）。
8．对向量的处理有（　　　　　　）方式、（　　　　　　）方式和（　　　　　）方式。
9．对指令段：　ADD R1, R2, R3 ; S1：R1 R2 － R3
MUL R1, R1, R3 ; S2：R1 R1 * R3
指令S1和S2存在（　　　　　）和（　　　　　）相关。
10．一条流水线只有一个单独功能则称为（　　）；如果一条流水线的多个段可以通过不同的组合实现不同的功能，则称为（　　　　　　）。

三、简答题（每个3分,共12分）
(第1－2小题必做，第3－6题中，或做3－4小题，或做5－6小题。)
1．简述中断在计算机系统中的作用。
2．简述采用DMA方式从磁盘中读1个数据块到主存的工作过程。
3．在流水线中解决控制相关的技术有哪些？请综合评述这些方法对改进的DLX流水线性能改善的影响。
4．CISC结构计算机的缺点有哪些？那么，RISC结构计算机的设计有些什么原则？
5．单机中Cache　到主存的块映射有哪些方式？
6．多级互连网络有哪几种控制方式？
四．计算题（每个5分，共20分）
（第1、2、3小题必做，在第4、5小题中，选做一题。）
1．已知被乘数A = －0.11111,　乘数B = －0.11011。试用补码比较乘法（Booth法）求
[A＊B] =？（要写出计算竖式，否则不给分）。
2．已知一双面软盘，每面80道，划分为18个扇区，每扇区存放1024个字节的信息。盘速为720RPM。试计算：
（1）盘的有效存储容量为多少个字节？
（2）数据传输率为多少个字节/秒？
（3）读写任一扇区的平均存取时间（假定平均寻道时间为100ms）？
3．假设某流水线有m段，各段的处理时间分别是t i (I=1, 2 , … , m),现有n个任务需要完成，每个任务由且仅由和该流水线各段操作所完成的相应子任务组成。请问：　
（1）这n个任务在该流水线上实现所需要的时间；
（2）和这n个任务非流水线相比，流水线实现的加速比是多少？该加速比的最大值是多少？
4．设Cache的命中率为95%，访问Cache需要50ns，Cache块为32字节，主存为4字节宽度，访问主存需要准备40ns，以后每5ns可提供一个数据，请计算这个Cache－主存层次的平均访存时间。
5．设虚地址32位，页面1KB，按字节寻址，每个页表项占4个字节，问需要使用几级页表？
五、综合题（仅供统考生做）（每小题7分，共28分）
（第1－2小题必做；第3——5小题中，或做第3－4小题，或做第4－5小题）
1．某微程序控制器，采用水平型微指令，断定型微地址结构，执行微指令是多相时钟并行控制方式。共有13个测试源和测试条件，为加快微指令转移，用预取多字法实现二分支转移控制，控存CM分为两个体，每体为128字。试画出其控制微指令转移的逻辑结构框图和微指令地址字段的结构。
2．外围电路采用ECL电路，使用8K X 4位SRAM存储芯片构成256K　X　32位的Cache存储器。试回答：
（1）要多少存储芯片？
（2）存储芯片地址端引脚个数？
（3）存储器地址码位数？
（4）计算存储器的端需多少ECL门电路驱动？假定一个ECL门电路驱动8个端。
3．已知三级存储层次中，第一级的命中率为H1，访问时间为T1；对第二级的所有访问中，命中率为H2，访问第二级存储器的全部时间T2；访问第三级存储器的全部时间为T3。
（1）写出该三级存储器系统的平均访存时间的表达式。
（2）设H1＝95% ,H2=80% ,T1 = 5ns ,T2 = 50ns , T2 = 200ns,求平均访存时间。
4．设一多功能静态流水线如下图所示：

（1）画出时空图；（2）求实际吞吐率、加速比和效率。
5．现通过对某基准程序进行测量，可以得到浮点乘法指令在该基准程序中出现的概率是14%。假设该基准程序在DLX基本流水线中实现时，浮点乘法需要5个时钟周期，且对乘法指令不进行流水实现，并且其它指令的理想CPI均为1。请具体分析乘法指令对流水线性能的影响。
六．综合题（仅单独考生做，每小题7分，共28分）
1．什么叫寻址技术？在计算机中为什么要设置多种寻址方式？通常有哪些基本寻址方式。
2．有一字多路通道，在数据传送时，用于选择设备的时间Ts为3us，传送一个字节的时间Tt为1us。通道现连接5台终端、4台针式打印机和2台扫描仪，终端、针打和扫描仪传送一个字节的时间分别为200us　，100us和400us。试计算该通道的极限流量和实际流量。
3．画出三级混洗交换网络。
4．在多处理机上求解表达式：f = (a(b－c) de)g mn
(1)画出其树形流程图；（2）确定所需处理机台数和相应的加速比。

参考答案：
防科技大学研究生院1999年硕士生入学考试
计算机原理与系统结构试题
命题标准答案、评分标准
一．解释下列名词、术语的含义（每个2分，共20分）
1.微指令周期：执行一条微指令所用的时间，包括微指令传送时间t1，执行微指令操作时间t2，形成下条微指令地址时间t3和读取微指令时间t4
2.形式地址：指令地址部分给出的地址，也称逻辑地址，通常用它不能直接访存，需要经过寻址计算得到有效地址
3.机器负数：对1个补码数，国同它的符号位变反后末位加1（即求补）所得的数，称为该补码的机器负数
4.字节多路通道：连接多台慢速外设，控制以字节交叉方式交换信息的通道
5.脉冲拥挤效应：在磁表面记录信息中，随着记录信息密度的提高，会出现读出信息位间的相互干扰，造成信号幅度下降、峰值偏移、基线漂移等现象，称之为脉冲拥挤效应
6.指令系统的规整性：指令系统中的三个元素：操作码、操作数和寻址方式是两两正交的。 7. TLB：即，转换查找缓冲器，用其可以将地址转换结果保存，这样就可以减少主存读写操　　　　　　作中的地址转换工作
8. 定向：数据相关问题可以采用一种称为定向（也称为旁路或捷径）的简单技术来解决。定向技术的基本观点是：在某条指令产生一个计算结果之前，其它指令并不真正需要该计算结果。如果能够将该计算结果从其产生的地方直接送到其它指令需要它的地方，那么就可以避免暂停
9. 相关：相近指令因存在某种关联而不能同时被解释
10. Cache块冲突：一个主存块要进入已被占用的Cache　块的位置
二．填空（每空1分，共20分）
（第1——5小题必做，在第6——12小题中，或做第6——9小题，或做第8——12小题）
1．(计算机所用电子器件)
2．（指令的完备性）、（指令的有效性）、（指令的规整性）
3．（0舍1入法）、（恒置1法）
4．（AB－C/DE＋F/－）
5．（只读光盘）、（一次可写光盘）、（随时读/写光盘）
6．（指令系统）、（计算机组成）、（计算机实现）
7．（将寻址方式表示在操作码中）、（对每个操作数利用地址描述符表示其寻址方式）
8．（水平或横向）、（垂址或纵向）、（混合）
9．（RAW　写后读）、（WAW　写后写）
10．（单功能流水线）、（多功能流水线）
11．（1/Max（，，…　，））
12．(b2b1b0), (b1b0b2)。
三、简答题（每个3分,共12分）
(第1－2小题必做，第3－6题中，或做3－4小题，或做5－6小题。)
1．中断是使计数能够自动工作的重要功能，主要有：1）能够处理急迫事件；2）便于人－机通讯；3）提高CPU与I/O设备的并行工作；4）实现多道程序并行；5）实现实时控制
2．DMA的全过程分为三步：
1）初始化：将数据块长度、主存地址、磁盘地址、命令信息送到DMA接口有关寄存器。
2）进行数据交换：从盘上每读出一个字节或一个字，便向主机发一个DMA请求，然后挪　用主机的一个访存周期将数据写入主存。主存地址加1，数据块长度加1。如此直到数据块传送完毕。
3）结束处理：当长度为0时，向主机发出结束中断，请求主机处理。
3．在流水线中解决控制相关的技术有：
A、冻结或排空流水线；
B、预测分支成功；
C、预测分支失败；
D、延迟失败。
在DLX改进流水线中，采用冻结或排空流水线的策略来处理控制相关，对流水线所带来的性能损失最大。而预测分支成功对DLX流水线性能改进没有任何好处。预测分支失败在某些情况下，可以消除由于控制相关而带来的流水线暂停，从而提高流水线的性能。延迟分支则依据采用的不同策略，对流水线性能的改善也不尽相同。“从前调度策略”总是可以提高流水线的性能；而“从目标处调度”和“从失败处调度”策略在某些情况下可以改善流水线的性能。
4．CISC结构存在如下缺点：
A、在CISC结构的指令系统中，各种指令的使用频率相差悬殊。据统计，有20%的指令使用频率最大，占运行时间80%。也就是说，有80%的指令在20%的时间才会用到。
B、CISC结构指令系统的复杂性带来了计算机体系结构的复杂性，这不仅增加了研制时间　和成本，而且容易造成设计错误。
C、CISC结构指令系统的复杂性给VLSI设计增加了很大负担，不利于单片集成。
D、CISC结构的指令系统中，许多复杂指令需要很复杂的操作，因而运行速度慢。
E、在CISC结构的指令系统中，由于各条指令的功能不均衡性，不利于采用先进的计算机体系结构技术（如流水线技术）来提高系统的性能。
进行RISC计算机指令集结构的功能设计时，必须遵循如下原则：
A．使用频率最高的指令，并补充一些最有用的指令；
B．每条指令的功能应可能简单，并在一个机器周期内完成；
C．所有指令长度均相同；
D．只有load 和store操作指令才访问存储器，其它指令操作均在寄存器之间进行；
E．以简单有效的方式支持高级语言。
5．有直接相联、全相联、组相联和段相联四种方式。
6．软级控制、单元控制和部分级控制。
四．计算题（每个5分，共20分）
（第1、2、3小题必做，在第4、5小题中，选做一题。）
1．已知被乘数A = －0.11111,　乘数B = －0.11011。试用补码比较乘法（Booth法）求
[A＊B] =？（要写出计算竖式，否则不给分）。
[A] ＝1.00001 [B] =1.00101 [－A] =0.11111

部分积　　　　　　乘数　　　　附加位
　
[A＊B] ＝0.11010，00101
2．（1）有效容量C=1KB×18×80×2=2880KB
(2) 因为Ct=f t ，所以f = Ct / t 而Ct = 18KB t = 60/720 = 1/12 S
f = 18KB/(1/12) = 18KB×12 = 216KB/S
(3) =100ms (250/3 0)/2 ms=141.7ms

4．主存调一个块到Cache的时间为：
　　　　40ns＋(32/4)*5ns = 80 ns ;
则平均访存时间为：
　 5ns (1 – 95%)*80ns = 9ns
5．每个页面可容纳1KB/4B= 256个页表项；用8位寻址，页内偏移量为10位，所以，页表级为：[32－10]/8 = 3级
五、综合题（仅供统考生做）（每小题7分，共28分）
（第1－2小题必做；第3——5小题中，或做第3－4小题，或做第4－5小题）

结束

特别声明：①凡本网注明稿件来源为"原创"的，转载必须注明"稿件来源：育路网"，违者将依法追究责任；

②部分稿件来源于网络，如有侵权，请亚洲2019AV无码网站在线_波多野结衣免费一区视频_国产IGAO视频网在线观看_国产人妖乱国产精品人妖沟通解决。

: 有用

25人觉得有用

阅读全文

亚洲2019AV无码网站在线_波多野结衣免费一区视频_国产IGAO视频网在线观看_国产人妖乱国产精品人妖

国防科技大学1999年计算机原理与系统结构考研试

2019考研VIP资料免费领取